Add ICH10 PCI id's.
Submitted by: Xin Li Fix the number of PATA ports on newer ICHX chips, they have just 1 port not 2.
This commit is contained in:
Søren Schmidt
parent
26b746369d
commit
0cf07094ca
Notes:
svn2git
2020-12-20 02:59:44 +00:00
svn path=/head/; revision=183552
@ -2124,59 +2124,66 @@ ata_intel_ident(device_t dev)
|
||||
{
|
||||
struct ata_pci_controller *ctlr = device_get_softc(dev);
|
||||
static struct ata_chip_id ids[] =
|
||||
{{ ATA_I82371FB, 0, 0, 0x00, ATA_WDMA2, "PIIX" },
|
||||
{ ATA_I82371SB, 0, 0, 0x00, ATA_WDMA2, "PIIX3" },
|
||||
{ ATA_I82371AB, 0, 0, 0x00, ATA_UDMA2, "PIIX4" },
|
||||
{ ATA_I82443MX, 0, 0, 0x00, ATA_UDMA2, "PIIX4" },
|
||||
{ ATA_I82451NX, 0, 0, 0x00, ATA_UDMA2, "PIIX4" },
|
||||
{ ATA_I82801AB, 0, 0, 0x00, ATA_UDMA2, "ICH0" },
|
||||
{ ATA_I82801AA, 0, 0, 0x00, ATA_UDMA4, "ICH" },
|
||||
{ ATA_I82372FB, 0, 0, 0x00, ATA_UDMA4, "ICH" },
|
||||
{ ATA_I82801BA, 0, 0, 0x00, ATA_UDMA5, "ICH2" },
|
||||
{ ATA_I82801BA_1, 0, 0, 0x00, ATA_UDMA5, "ICH2" },
|
||||
{ ATA_I82801CA, 0, 0, 0x00, ATA_UDMA5, "ICH3" },
|
||||
{ ATA_I82801CA_1, 0, 0, 0x00, ATA_UDMA5, "ICH3" },
|
||||
{ ATA_I82801DB, 0, 0, 0x00, ATA_UDMA5, "ICH4" },
|
||||
{ ATA_I82801DB_1, 0, 0, 0x00, ATA_UDMA5, "ICH4" },
|
||||
{ ATA_I82801EB, 0, 0, 0x00, ATA_UDMA5, "ICH5" },
|
||||
{ ATA_I82801EB_S1, 0, 0, 0x00, ATA_SA150, "ICH5" },
|
||||
{ ATA_I82801EB_R1, 0, 0, 0x00, ATA_SA150, "ICH5" },
|
||||
{ ATA_I6300ESB, 0, 0, 0x00, ATA_UDMA5, "6300ESB" },
|
||||
{ ATA_I6300ESB_S1, 0, 0, 0x00, ATA_SA150, "6300ESB" },
|
||||
{ ATA_I6300ESB_R1, 0, 0, 0x00, ATA_SA150, "6300ESB" },
|
||||
{ ATA_I82801FB, 0, 0, 0x00, ATA_UDMA5, "ICH6" },
|
||||
{ ATA_I82801FB_S1, 0, AHCI, 0x00, ATA_SA150, "ICH6" },
|
||||
{ ATA_I82801FB_R1, 0, AHCI, 0x00, ATA_SA150, "ICH6" },
|
||||
{ ATA_I82801FBM, 0, AHCI, 0x00, ATA_SA150, "ICH6M" },
|
||||
{ ATA_I82801GB, 0, 0, 0x00, ATA_UDMA5, "ICH7" },
|
||||
{ ATA_I82801GB_S1, 0, AHCI, 0x00, ATA_SA300, "ICH7" },
|
||||
{ ATA_I82801GB_R1, 0, AHCI, 0x00, ATA_SA300, "ICH7" },
|
||||
{ ATA_I82801GB_AH, 0, AHCI, 0x00, ATA_SA300, "ICH7" },
|
||||
{ ATA_I82801GBM_S1, 0, AHCI, 0x00, ATA_SA300, "ICH7M" },
|
||||
{ ATA_I82801GBM_R1, 0, AHCI, 0x00, ATA_SA300, "ICH7M" },
|
||||
{ ATA_I82801GBM_AH, 0, AHCI, 0x00, ATA_SA300, "ICH7M" },
|
||||
{ ATA_I63XXESB2, 0, 0, 0x00, ATA_UDMA5, "63XXESB2" },
|
||||
{ ATA_I63XXESB2_S1, 0, AHCI, 0x00, ATA_SA300, "63XXESB2" },
|
||||
{ ATA_I63XXESB2_S2, 0, AHCI, 0x00, ATA_SA300, "63XXESB2" },
|
||||
{ ATA_I63XXESB2_R1, 0, AHCI, 0x00, ATA_SA300, "63XXESB2" },
|
||||
{ ATA_I63XXESB2_R2, 0, AHCI, 0x00, ATA_SA300, "63XXESB2" },
|
||||
{ ATA_I82801HB_S1, 0, AHCI, 0x00, ATA_SA300, "ICH8" },
|
||||
{ ATA_I82801HB_S2, 0, AHCI, 0x00, ATA_SA300, "ICH8" },
|
||||
{ ATA_I82801HB_R1, 2, AHCI, 0x00, ATA_SA300, "ICH9R" },
|
||||
{ ATA_I82801HB_R1, 0, AHCI, 0x00, ATA_SA300, "ICH8" },
|
||||
{ ATA_I82801HB_AH4, 0, AHCI, 0x00, ATA_SA300, "ICH8" },
|
||||
{ ATA_I82801HB_AH6, 0, AHCI, 0x00, ATA_SA300, "ICH8" },
|
||||
{ ATA_I82801HBM, 0, 0, 0x00, ATA_UDMA5, "ICH8M" },
|
||||
{ ATA_I82801HBM_S1, 0, 0, 0x00, ATA_SA150, "ICH8M" },
|
||||
{ ATA_I82801HBM_S2, 0, AHCI, 0x00, ATA_SA300, "ICH8M" },
|
||||
{ ATA_I82801HBM_S3, 0, AHCI, 0x00, ATA_SA300, "ICH8M" },
|
||||
{ ATA_I82801IB_S1, 0, AHCI, 0x00, ATA_SA300, "ICH9" },
|
||||
{ ATA_I82801IB_S2, 0, AHCI, 0x00, ATA_SA300, "ICH9" },
|
||||
{ ATA_I82801IB_AH2, 0, AHCI, 0x00, ATA_SA300, "ICH9" },
|
||||
{ ATA_I82801IB_AH4, 0, AHCI, 0x00, ATA_SA300, "ICH9" },
|
||||
{ ATA_I82801IB_AH6, 0, AHCI, 0x00, ATA_SA300, "ICH9" },
|
||||
{ ATA_I82801IB_R1, 0, AHCI, 0x00, ATA_SA300, "ICH9" },
|
||||
{ ATA_I31244, 0, 0, 0x00, ATA_SA150, "31244" },
|
||||
{{ ATA_I82371FB, 0, 0, 2, ATA_WDMA2, "PIIX" },
|
||||
{ ATA_I82371SB, 0, 0, 2, ATA_WDMA2, "PIIX3" },
|
||||
{ ATA_I82371AB, 0, 0, 2, ATA_UDMA2, "PIIX4" },
|
||||
{ ATA_I82443MX, 0, 0, 2, ATA_UDMA2, "PIIX4" },
|
||||
{ ATA_I82451NX, 0, 0, 2, ATA_UDMA2, "PIIX4" },
|
||||
{ ATA_I82801AB, 0, 0, 2, ATA_UDMA2, "ICH0" },
|
||||
{ ATA_I82801AA, 0, 0, 2, ATA_UDMA4, "ICH" },
|
||||
{ ATA_I82372FB, 0, 0, 2, ATA_UDMA4, "ICH" },
|
||||
{ ATA_I82801BA, 0, 0, 2, ATA_UDMA5, "ICH2" },
|
||||
{ ATA_I82801BA_1, 0, 0, 2, ATA_UDMA5, "ICH2" },
|
||||
{ ATA_I82801CA, 0, 0, 2, ATA_UDMA5, "ICH3" },
|
||||
{ ATA_I82801CA_1, 0, 0, 2, ATA_UDMA5, "ICH3" },
|
||||
{ ATA_I82801DB, 0, 0, 2, ATA_UDMA5, "ICH4" },
|
||||
{ ATA_I82801DB_1, 0, 0, 2, ATA_UDMA5, "ICH4" },
|
||||
{ ATA_I82801EB, 0, 0, 2, ATA_UDMA5, "ICH5" },
|
||||
{ ATA_I82801EB_S1, 0, 0, 2, ATA_SA150, "ICH5" },
|
||||
{ ATA_I82801EB_R1, 0, 0, 2, ATA_SA150, "ICH5" },
|
||||
{ ATA_I6300ESB, 0, 0, 2, ATA_UDMA5, "6300ESB" },
|
||||
{ ATA_I6300ESB_S1, 0, 0, 2, ATA_SA150, "6300ESB" },
|
||||
{ ATA_I6300ESB_R1, 0, 0, 2, ATA_SA150, "6300ESB" },
|
||||
{ ATA_I82801FB, 0, 0, 2, ATA_UDMA5, "ICH6" },
|
||||
{ ATA_I82801FB_S1, 0, AHCI, 0, ATA_SA150, "ICH6" },
|
||||
{ ATA_I82801FB_R1, 0, AHCI, 0, ATA_SA150, "ICH6" },
|
||||
{ ATA_I82801FBM, 0, AHCI, 0, ATA_SA150, "ICH6M" },
|
||||
{ ATA_I82801GB, 0, 0, 1, ATA_UDMA5, "ICH7" },
|
||||
{ ATA_I82801GB_S1, 0, AHCI, 0, ATA_SA300, "ICH7" },
|
||||
{ ATA_I82801GB_R1, 0, AHCI, 0, ATA_SA300, "ICH7" },
|
||||
{ ATA_I82801GB_AH, 0, AHCI, 0, ATA_SA300, "ICH7" },
|
||||
{ ATA_I82801GBM_S1, 0, AHCI, 0, ATA_SA300, "ICH7M" },
|
||||
{ ATA_I82801GBM_R1, 0, AHCI, 0, ATA_SA300, "ICH7M" },
|
||||
{ ATA_I82801GBM_AH, 0, AHCI, 0, ATA_SA300, "ICH7M" },
|
||||
{ ATA_I63XXESB2, 0, 0, 1, ATA_UDMA5, "63XXESB2" },
|
||||
{ ATA_I63XXESB2_S1, 0, AHCI, 0, ATA_SA300, "63XXESB2" },
|
||||
{ ATA_I63XXESB2_S2, 0, AHCI, 0, ATA_SA300, "63XXESB2" },
|
||||
{ ATA_I63XXESB2_R1, 0, AHCI, 0, ATA_SA300, "63XXESB2" },
|
||||
{ ATA_I63XXESB2_R2, 0, AHCI, 0, ATA_SA300, "63XXESB2" },
|
||||
{ ATA_I82801HB_S1, 0, AHCI, 0, ATA_SA300, "ICH8" },
|
||||
{ ATA_I82801HB_S2, 0, AHCI, 0, ATA_SA300, "ICH8" },
|
||||
{ ATA_I82801HB_R1, 0, AHCI, 0, ATA_SA300, "ICH8" },
|
||||
{ ATA_I82801HB_AH4, 0, AHCI, 0, ATA_SA300, "ICH8" },
|
||||
{ ATA_I82801HB_AH6, 0, AHCI, 0, ATA_SA300, "ICH8" },
|
||||
{ ATA_I82801HBM, 0, 0, 1, ATA_UDMA5, "ICH8M" },
|
||||
{ ATA_I82801HBM_S1, 0, AHCI, 0, ATA_SA300, "ICH8M" },
|
||||
{ ATA_I82801HBM_S2, 0, AHCI, 0, ATA_SA300, "ICH8M" },
|
||||
{ ATA_I82801HBM_S3, 0, AHCI, 0, ATA_SA300, "ICH8M" },
|
||||
{ ATA_I82801IB_S1, 0, AHCI, 0, ATA_SA300, "ICH9" },
|
||||
{ ATA_I82801IB_S2, 0, AHCI, 0, ATA_SA300, "ICH9" },
|
||||
{ ATA_I82801IB_AH2, 0, AHCI, 0, ATA_SA300, "ICH9" },
|
||||
{ ATA_I82801IB_AH4, 0, AHCI, 0, ATA_SA300, "ICH9" },
|
||||
{ ATA_I82801IB_AH6, 0, AHCI, 0, ATA_SA300, "ICH9" },
|
||||
{ ATA_I82801IB_R1, 0, AHCI, 0, ATA_SA300, "ICH9" },
|
||||
{ ATA_I82801JIB_S1, 0, AHCI, 0, ATA_SA300, "ICH10" },
|
||||
{ ATA_I82801JIB_AH, 0, AHCI, 0, ATA_SA300, "ICH10" },
|
||||
{ ATA_I82801JIB_R1, 0, AHCI, 0, ATA_SA300, "ICH10" },
|
||||
{ ATA_I82801JIB_S2, 0, AHCI, 0, ATA_SA300, "ICH10" },
|
||||
{ ATA_I82801JD_S1, 0, AHCI, 0, ATA_SA300, "ICH10" },
|
||||
{ ATA_I82801JD_AH, 0, AHCI, 0, ATA_SA300, "ICH10" },
|
||||
{ ATA_I82801JD_R1, 0, AHCI, 0, ATA_SA300, "ICH10" },
|
||||
{ ATA_I82801JD_S2, 0, AHCI, 0, ATA_SA300, "ICH10" },
|
||||
{ ATA_I31244, 0, 0, 2, ATA_SA150, "31244" },
|
||||
{ 0, 0, 0, 0, 0, 0}};
|
||||
|
||||
if (!(ctlr->chip = ata_match_chip(dev, ids)))
|
||||
@ -2218,6 +2225,7 @@ ata_intel_chipinit(device_t dev)
|
||||
|
||||
/* non SATA intel chips goes here */
|
||||
else if (ctlr->chip->max_dma < ATA_SA150) {
|
||||
ctlr->channels = ctlr->chip->cfg2;
|
||||
ctlr->allocate = ata_intel_allocate;
|
||||
ctlr->setmode = ata_intel_new_setmode;
|
||||
}
|
||||
|
||||
@ -185,6 +185,14 @@ struct ata_connect_task {
|
||||
#define ATA_I82801IB_AH4 0x29238086
|
||||
#define ATA_I82801IB_R1 0x29258086
|
||||
#define ATA_I82801IB_S2 0x29268086
|
||||
#define ATA_I82801JIB_S1 0x3a208086
|
||||
#define ATA_I82801JIB_AH 0x3a228086
|
||||
#define ATA_I82801JIB_R1 0x3a258086
|
||||
#define ATA_I82801JIB_S2 0x3a268086
|
||||
#define ATA_I82801JD_S1 0x3a008086
|
||||
#define ATA_I82801JD_AH 0x3a028086
|
||||
#define ATA_I82801JD_R1 0x3a058086
|
||||
#define ATA_I82801JD_S2 0x3a068086
|
||||
#define ATA_I31244 0x32008086
|
||||
|
||||
#define ATA_ITE_ID 0x1283
|
||||
|
||||
Loading…
Reference in New Issue
Block a user