Finally fix support for the newer MCP51/MCP55 nVidia chipsets.
The register layout has changed since the original NV4 - sigh. Hotplug support has been fixed for all nVidia chipsets that supports it (including the MCP51/55). HW donated by: Kingsley College
This commit is contained in:
Søren Schmidt
parent
016c675db6
commit
30ea1fb138
Notes:
svn2git
2020-12-20 02:59:44 +00:00
svn path=/head/; revision=160616
@ -853,7 +853,7 @@ ata_acard_status(device_t dev)
|
||||
ATA_IDX_OUTB(ch, ATA_BMSTAT_PORT, bmstat & ~ATA_BMSTAT_ERROR);
|
||||
DELAY(1);
|
||||
ATA_IDX_OUTB(ch, ATA_BMCMD_PORT,
|
||||
ATA_IDX_INB(ch, ATA_BMCMD_PORT)&~ATA_BMCMD_START_STOP);
|
||||
ATA_IDX_INB(ch, ATA_BMCMD_PORT) & ~ATA_BMCMD_START_STOP);
|
||||
DELAY(1);
|
||||
}
|
||||
if (ATA_IDX_INB(ch, ATA_ALTSTAT) & ATA_S_BUSY) {
|
||||
@ -2763,26 +2763,26 @@ ata_nvidia_ident(device_t dev)
|
||||
struct ata_pci_controller *ctlr = device_get_softc(dev);
|
||||
struct ata_chip_id *idx;
|
||||
static struct ata_chip_id ids[] =
|
||||
{{ ATA_NFORCE1, 0, AMDNVIDIA, NVIDIA, ATA_UDMA5, "nForce" },
|
||||
{ ATA_NFORCE2, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce2" },
|
||||
{ ATA_NFORCE2_PRO, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce2 Pro" },
|
||||
{ ATA_NFORCE2_PRO_S1, 0, 0, 0, ATA_SA150, "nForce2 Pro" },
|
||||
{ ATA_NFORCE3, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce3" },
|
||||
{ ATA_NFORCE3_PRO, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce3 Pro" },
|
||||
{ ATA_NFORCE3_PRO_S1, 0, 0, 0, ATA_SA150, "nForce3 Pro" },
|
||||
{ ATA_NFORCE3_PRO_S2, 0, 0, 0, ATA_SA150, "nForce3 Pro" },
|
||||
{ ATA_NFORCE_MCP04, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce MCP" },
|
||||
{ ATA_NFORCE_MCP04_S1, 0, 0, NV4OFF, ATA_SA150, "nForce MCP" },
|
||||
{ ATA_NFORCE_MCP04_S2, 0, 0, NV4OFF, ATA_SA150, "nForce MCP" },
|
||||
{ ATA_NFORCE_CK804, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce CK804" },
|
||||
{ ATA_NFORCE_CK804_S1, 0, 0, NV4OFF, ATA_SA300, "nForce CK804" },
|
||||
{ ATA_NFORCE_CK804_S2, 0, 0, NV4OFF, ATA_SA300, "nForce CK804" },
|
||||
{ ATA_NFORCE_MCP51, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce MCP51" },
|
||||
{ ATA_NFORCE_MCP51_S1, 0, 0, NV4OFF, ATA_SA300, "nForce MCP51" },
|
||||
{ ATA_NFORCE_MCP51_S2, 0, 0, NV4OFF, ATA_SA300, "nForce MCP51" },
|
||||
{ ATA_NFORCE_MCP55, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce MCP55" },
|
||||
{ ATA_NFORCE_MCP55_S1, 0, 0, NV4OFF, ATA_SA300, "nForce MCP55" },
|
||||
{ ATA_NFORCE_MCP55_S2, 0, 0, NV4OFF, ATA_SA300, "nForce MCP55" },
|
||||
{{ ATA_NFORCE1, 0, AMDNVIDIA, NVIDIA, ATA_UDMA5, "nForce" },
|
||||
{ ATA_NFORCE2, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce2" },
|
||||
{ ATA_NFORCE2_PRO, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce2 Pro" },
|
||||
{ ATA_NFORCE2_PRO_S1, 0, 0, 0, ATA_SA150, "nForce2 Pro" },
|
||||
{ ATA_NFORCE3, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce3" },
|
||||
{ ATA_NFORCE3_PRO, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce3 Pro" },
|
||||
{ ATA_NFORCE3_PRO_S1, 0, 0, 0, ATA_SA150, "nForce3 Pro" },
|
||||
{ ATA_NFORCE3_PRO_S2, 0, 0, 0, ATA_SA150, "nForce3 Pro" },
|
||||
{ ATA_NFORCE_MCP04, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce MCP" },
|
||||
{ ATA_NFORCE_MCP04_S1, 0, 0, NV4BYTE, ATA_SA150, "nForce MCP" },
|
||||
{ ATA_NFORCE_MCP04_S2, 0, 0, NV4BYTE, ATA_SA150, "nForce MCP" },
|
||||
{ ATA_NFORCE_CK804, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce CK804" },
|
||||
{ ATA_NFORCE_CK804_S1, 0, 0, NV4BYTE, ATA_SA300, "nForce CK804" },
|
||||
{ ATA_NFORCE_CK804_S2, 0, 0, NV4BYTE, ATA_SA300, "nForce CK804" },
|
||||
{ ATA_NFORCE_MCP51, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce MCP51" },
|
||||
{ ATA_NFORCE_MCP51_S1, 0, 0, NV4WORD, ATA_SA300, "nForce MCP51" },
|
||||
{ ATA_NFORCE_MCP51_S2, 0, 0, NV4WORD, ATA_SA300, "nForce MCP51" },
|
||||
{ ATA_NFORCE_MCP55, 0, AMDNVIDIA, NVIDIA, ATA_UDMA6, "nForce MCP55" },
|
||||
{ ATA_NFORCE_MCP55_S1, 0, 0, NV4WORD, ATA_SA300, "nForce MCP55" },
|
||||
{ ATA_NFORCE_MCP55_S2, 0, 0, NV4WORD, ATA_SA300, "nForce MCP55" },
|
||||
{ 0, 0, 0, 0, 0, 0}} ;
|
||||
char buffer[64] ;
|
||||
|
||||
@ -2813,7 +2813,7 @@ ata_nvidia_chipinit(device_t dev)
|
||||
ctlr->r_rid2 = PCIR_BAR(5);
|
||||
if ((ctlr->r_res2 = bus_alloc_resource_any(dev, ctlr->r_type2,
|
||||
&ctlr->r_rid2, RF_ACTIVE))) {
|
||||
int offset = ctlr->chip->cfg2 & NV4OFF ? 0x0440 : 0x0010;
|
||||
int offset = ctlr->chip->cfg2 & NV4 ? 0x0440 : 0x0010;
|
||||
|
||||
ctlr->allocate = ata_nvidia_allocate;
|
||||
ctlr->reset = ata_nvidia_reset;
|
||||
@ -2821,11 +2821,20 @@ ata_nvidia_chipinit(device_t dev)
|
||||
/* enable control access */
|
||||
pci_write_config(dev, 0x50, pci_read_config(dev, 0x50, 1) | 0x04,1);
|
||||
|
||||
/* clear interrupt status */
|
||||
ATA_OUTB(ctlr->r_res2, offset, 0xff);
|
||||
if (ctlr->chip->cfg2 == NV4BYTE) {
|
||||
/* clear interrupt status */
|
||||
ATA_OUTB(ctlr->r_res2, offset, 0xff);
|
||||
|
||||
/* enable device and PHY state change interrupts */
|
||||
ATA_OUTB(ctlr->r_res2, offset + 1, 0xdd);
|
||||
/* enable device and PHY state change interrupts */
|
||||
ATA_OUTB(ctlr->r_res2, offset + 1, 0xdd);
|
||||
}
|
||||
else {
|
||||
/* clear interrupt status */
|
||||
ATA_OUTL(ctlr->r_res2, offset, 0x00ff00ff);
|
||||
|
||||
/* enable device and PHY state change interrupts */
|
||||
ATA_OUTL(ctlr->r_res2, offset + 4, 0x00dd00dd);
|
||||
}
|
||||
|
||||
/* enable PCI interrupt */
|
||||
pci_write_config(dev, PCIR_COMMAND,
|
||||
@ -2870,13 +2879,20 @@ ata_nvidia_status(device_t dev)
|
||||
{
|
||||
struct ata_pci_controller *ctlr = device_get_softc(device_get_parent(dev));
|
||||
struct ata_channel *ch = device_get_softc(dev);
|
||||
int offset = ctlr->chip->cfg2 & NV4OFF ? 0x0440 : 0x0010;
|
||||
int offset = ctlr->chip->cfg2 & NV4 ? 0x0440 : 0x0010;
|
||||
struct ata_connect_task *tp;
|
||||
int shift = ch->unit << 2;
|
||||
u_int8_t status;
|
||||
int shift = ch->unit << (ctlr->chip->cfg2 == NV4BYTE ? 2 : 4);
|
||||
u_int32_t status;
|
||||
|
||||
/* get interrupt status */
|
||||
status = ATA_INB(ctlr->r_res2, offset);
|
||||
/* get and clear interrupt status */
|
||||
if (ctlr->chip->cfg2 == NV4BYTE) {
|
||||
status = ATA_INB(ctlr->r_res2, offset);
|
||||
ATA_OUTB(ctlr->r_res2, offset, (0x0f << shift));
|
||||
}
|
||||
else {
|
||||
status = ATA_INL(ctlr->r_res2, offset);
|
||||
ATA_OUTL(ctlr->r_res2, offset, (0x0f << shift));
|
||||
}
|
||||
|
||||
/* check for and handle connect events */
|
||||
if (((status & (0x0c << shift)) == (0x04 << shift)) &&
|
||||
@ -2906,9 +2922,6 @@ ata_nvidia_status(device_t dev)
|
||||
taskqueue_enqueue(taskqueue_thread, &tp->task);
|
||||
}
|
||||
|
||||
/* clear interrupt status */
|
||||
ATA_OUTB(ctlr->r_res2, offset, (0x0f << shift));
|
||||
|
||||
/* do we have any device action ? */
|
||||
return (status & (0x01 << shift));
|
||||
}
|
||||
|
||||
@ -388,14 +388,16 @@ struct ata_connect_task {
|
||||
#define VIA133 3
|
||||
#define AMDNVIDIA 4
|
||||
|
||||
#define AMDCABLE 0x01
|
||||
#define AMDBUG 0x02
|
||||
#define NVIDIA 0x04
|
||||
#define NV4OFF 0x08
|
||||
#define VIACLK 0x10
|
||||
#define VIABUG 0x20
|
||||
#define VIABAR 0x40
|
||||
#define VIAAHCI 0x80
|
||||
#define AMDCABLE 0x0001
|
||||
#define AMDBUG 0x0002
|
||||
#define NVIDIA 0x0004
|
||||
#define NV4 0x0010
|
||||
#define NV4BYTE 0x0030
|
||||
#define NV4WORD 0x0050
|
||||
#define VIACLK 0x0100
|
||||
#define VIABUG 0x0200
|
||||
#define VIABAR 0x0400
|
||||
#define VIAAHCI 0x0800
|
||||
|
||||
|
||||
/* global prototypes ata-pci.c */
|
||||
|
||||
Loading…
Reference in New Issue
Block a user