Import latest vendor DTS files for Intel Arria 10.
This commit is contained in:
parent
886c581471
commit
609a6315b7
Notes:
svn2git
2020-12-20 02:59:44 +00:00
svn path=/head/; revision=314599
@ -22,11 +22,6 @@
|
|||||||
#address-cells = <1>;
|
#address-cells = <1>;
|
||||||
#size-cells = <1>;
|
#size-cells = <1>;
|
||||||
|
|
||||||
aliases {
|
|
||||||
serial0 = &uart0;
|
|
||||||
serial1 = &uart1;
|
|
||||||
};
|
|
||||||
|
|
||||||
cpus {
|
cpus {
|
||||||
#address-cells = <1>;
|
#address-cells = <1>;
|
||||||
#size-cells = <0>;
|
#size-cells = <0>;
|
||||||
@ -88,6 +83,14 @@
|
|||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
|
base_fpga_region {
|
||||||
|
#address-cells = <0x1>;
|
||||||
|
#size-cells = <0x1>;
|
||||||
|
|
||||||
|
compatible = "fpga-region";
|
||||||
|
fpga-mgr = <&fpga_mgr>;
|
||||||
|
};
|
||||||
|
|
||||||
clkmgr@ffd04000 {
|
clkmgr@ffd04000 {
|
||||||
compatible = "altr,clk-mgr";
|
compatible = "altr,clk-mgr";
|
||||||
reg = <0xffd04000 0x1000>;
|
reg = <0xffd04000 0x1000>;
|
||||||
@ -405,6 +408,12 @@
|
|||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
|
socfpga_axi_setup: stmmac-axi-config {
|
||||||
|
snps,wr_osr_lmt = <0xf>;
|
||||||
|
snps,rd_osr_lmt = <0xf>;
|
||||||
|
snps,blen = <0 0 0 0 16 0 0>;
|
||||||
|
};
|
||||||
|
|
||||||
gmac0: ethernet@ff800000 {
|
gmac0: ethernet@ff800000 {
|
||||||
compatible = "altr,socfpga-stmmac", "snps,dwmac-3.72a", "snps,dwmac";
|
compatible = "altr,socfpga-stmmac", "snps,dwmac-3.72a", "snps,dwmac";
|
||||||
altr,sysmgr-syscon = <&sysmgr 0x44 0>;
|
altr,sysmgr-syscon = <&sysmgr 0x44 0>;
|
||||||
@ -421,6 +430,7 @@
|
|||||||
clock-names = "stmmaceth";
|
clock-names = "stmmaceth";
|
||||||
resets = <&rst EMAC0_RESET>;
|
resets = <&rst EMAC0_RESET>;
|
||||||
reset-names = "stmmaceth";
|
reset-names = "stmmaceth";
|
||||||
|
snps,axi-config = <&socfpga_axi_setup>;
|
||||||
status = "disabled";
|
status = "disabled";
|
||||||
};
|
};
|
||||||
|
|
||||||
@ -440,6 +450,7 @@
|
|||||||
clock-names = "stmmaceth";
|
clock-names = "stmmaceth";
|
||||||
resets = <&rst EMAC1_RESET>;
|
resets = <&rst EMAC1_RESET>;
|
||||||
reset-names = "stmmaceth";
|
reset-names = "stmmaceth";
|
||||||
|
snps,axi-config = <&socfpga_axi_setup>;
|
||||||
status = "disabled";
|
status = "disabled";
|
||||||
};
|
};
|
||||||
|
|
||||||
@ -457,6 +468,7 @@
|
|||||||
rx-fifo-depth = <16384>;
|
rx-fifo-depth = <16384>;
|
||||||
clocks = <&l4_mp_clk>;
|
clocks = <&l4_mp_clk>;
|
||||||
clock-names = "stmmaceth";
|
clock-names = "stmmaceth";
|
||||||
|
snps,axi-config = <&socfpga_axi_setup>;
|
||||||
status = "disabled";
|
status = "disabled";
|
||||||
};
|
};
|
||||||
|
|
||||||
@ -517,6 +529,15 @@
|
|||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
|
fpga_mgr: fpga-mgr@ffd03000 {
|
||||||
|
compatible = "altr,socfpga-a10-fpga-mgr";
|
||||||
|
reg = <0xffd03000 0x100
|
||||||
|
0xffcfe400 0x20>;
|
||||||
|
clocks = <&l4_mp_clk>;
|
||||||
|
resets = <&rst FPGAMGR_RESET>;
|
||||||
|
reset-names = "fpgamgr";
|
||||||
|
};
|
||||||
|
|
||||||
i2c0: i2c@ffc02200 {
|
i2c0: i2c@ffc02200 {
|
||||||
#address-cells = <1>;
|
#address-cells = <1>;
|
||||||
#size-cells = <0>;
|
#size-cells = <0>;
|
||||||
@ -567,15 +588,24 @@
|
|||||||
status = "disabled";
|
status = "disabled";
|
||||||
};
|
};
|
||||||
|
|
||||||
sdr: sdr@ffc25000 {
|
spi1: spi@ffda5000 {
|
||||||
compatible = "syscon";
|
compatible = "snps,dw-apb-ssi";
|
||||||
reg = <0xffcfb100 0x80>;
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
reg = <0xffda5000 0x100>;
|
||||||
|
interrupts = <0 102 4>;
|
||||||
|
num-chipselect = <4>;
|
||||||
|
bus-num = <0>;
|
||||||
|
/*32bit_access;*/
|
||||||
|
tx-dma-channel = <&pdma 16>;
|
||||||
|
rx-dma-channel = <&pdma 17>;
|
||||||
|
clocks = <&spi_m_clk>;
|
||||||
|
status = "disabled";
|
||||||
};
|
};
|
||||||
|
|
||||||
sdramedac {
|
sdr: sdr@ffc25000 {
|
||||||
compatible = "altr,sdram-edac-a10";
|
compatible = "altr,sdr-ctl", "syscon";
|
||||||
altr,sdr-syscon = <&sdr>;
|
reg = <0xffcfb100 0x80>;
|
||||||
interrupts = <0 2 4>, <0 0 4>;
|
|
||||||
};
|
};
|
||||||
|
|
||||||
L2: l2-cache@fffff000 {
|
L2: l2-cache@fffff000 {
|
||||||
@ -584,6 +614,9 @@
|
|||||||
interrupts = <0 18 IRQ_TYPE_LEVEL_HIGH>;
|
interrupts = <0 18 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
cache-unified;
|
cache-unified;
|
||||||
cache-level = <2>;
|
cache-level = <2>;
|
||||||
|
prefetch-data = <1>;
|
||||||
|
prefetch-instr = <1>;
|
||||||
|
arm,shared-override;
|
||||||
};
|
};
|
||||||
|
|
||||||
mmc: dwmmc0@ff808000 {
|
mmc: dwmmc0@ff808000 {
|
||||||
@ -598,6 +631,19 @@
|
|||||||
status = "disabled";
|
status = "disabled";
|
||||||
};
|
};
|
||||||
|
|
||||||
|
nand: nand@ffb90000 {
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <1>;
|
||||||
|
compatible = "denali,denali-nand-dt", "altr,socfpga-denali-nand";
|
||||||
|
reg = <0xffb90000 0x72000>,
|
||||||
|
<0xffb80000 0x10000>;
|
||||||
|
reg-names = "nand_data", "denali_reg";
|
||||||
|
interrupts = <0 99 4>;
|
||||||
|
dma-mask = <0xffffffff>;
|
||||||
|
clocks = <&nand_clk>;
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
|
|
||||||
ocram: sram@ffe00000 {
|
ocram: sram@ffe00000 {
|
||||||
compatible = "mmio-sram";
|
compatible = "mmio-sram";
|
||||||
reg = <0xffe00000 0x40000>;
|
reg = <0xffe00000 0x40000>;
|
||||||
@ -610,17 +656,76 @@
|
|||||||
#size-cells = <1>;
|
#size-cells = <1>;
|
||||||
interrupts = <0 2 IRQ_TYPE_LEVEL_HIGH>,
|
interrupts = <0 2 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
<0 0 IRQ_TYPE_LEVEL_HIGH>;
|
<0 0 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
|
interrupt-controller;
|
||||||
|
#interrupt-cells = <2>;
|
||||||
ranges;
|
ranges;
|
||||||
|
|
||||||
|
sdramedac {
|
||||||
|
compatible = "altr,sdram-edac-a10";
|
||||||
|
altr,sdr-syscon = <&sdr>;
|
||||||
|
interrupts = <17 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<49 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
|
};
|
||||||
|
|
||||||
l2-ecc@ffd06010 {
|
l2-ecc@ffd06010 {
|
||||||
compatible = "altr,socfpga-a10-l2-ecc";
|
compatible = "altr,socfpga-a10-l2-ecc";
|
||||||
reg = <0xffd06010 0x4>;
|
reg = <0xffd06010 0x4>;
|
||||||
|
interrupts = <0 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<32 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
};
|
};
|
||||||
|
|
||||||
ocram-ecc@ff8c3000 {
|
ocram-ecc@ff8c3000 {
|
||||||
compatible = "altr,socfpga-a10-ocram-ecc";
|
compatible = "altr,socfpga-a10-ocram-ecc";
|
||||||
reg = <0xff8c3000 0x400>;
|
reg = <0xff8c3000 0x400>;
|
||||||
|
interrupts = <1 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<33 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
};
|
};
|
||||||
|
|
||||||
|
emac0-rx-ecc@ff8c0800 {
|
||||||
|
compatible = "altr,socfpga-eth-mac-ecc";
|
||||||
|
reg = <0xff8c0800 0x400>;
|
||||||
|
altr,ecc-parent = <&gmac0>;
|
||||||
|
interrupts = <4 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<36 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
|
};
|
||||||
|
|
||||||
|
emac0-tx-ecc@ff8c0c00 {
|
||||||
|
compatible = "altr,socfpga-eth-mac-ecc";
|
||||||
|
reg = <0xff8c0c00 0x400>;
|
||||||
|
altr,ecc-parent = <&gmac0>;
|
||||||
|
interrupts = <5 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<37 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
|
};
|
||||||
|
|
||||||
|
dma-ecc@ff8c8000 {
|
||||||
|
compatible = "altr,socfpga-dma-ecc";
|
||||||
|
reg = <0xff8c8000 0x400>;
|
||||||
|
altr,ecc-parent = <&pdma>;
|
||||||
|
interrupts = <10 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<42 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
|
};
|
||||||
|
|
||||||
|
usb0-ecc@ff8c8800 {
|
||||||
|
compatible = "altr,socfpga-usb-ecc";
|
||||||
|
reg = <0xff8c8800 0x400>;
|
||||||
|
altr,ecc-parent = <&usb0>;
|
||||||
|
interrupts = <2 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<34 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
qspi: spi@ff809000 {
|
||||||
|
compatible = "cdns,qspi-nor";
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
reg = <0xff809000 0x100>,
|
||||||
|
<0xffa00000 0x100000>;
|
||||||
|
interrupts = <0 100 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
|
cdns,fifo-depth = <128>;
|
||||||
|
cdns,fifo-width = <4>;
|
||||||
|
cdns,trigger-address = <0x00000000>;
|
||||||
|
clocks = <&qspi_clk>;
|
||||||
|
status = "disabled";
|
||||||
};
|
};
|
||||||
|
|
||||||
rst: rstmgr@ffd05000 {
|
rst: rstmgr@ffd05000 {
|
||||||
|
@ -20,9 +20,14 @@
|
|||||||
model = "Altera SOCFPGA Arria 10";
|
model = "Altera SOCFPGA Arria 10";
|
||||||
compatible = "altr,socfpga-arria10", "altr,socfpga";
|
compatible = "altr,socfpga-arria10", "altr,socfpga";
|
||||||
|
|
||||||
|
aliases {
|
||||||
|
ethernet0 = &gmac0;
|
||||||
|
serial0 = &uart1;
|
||||||
|
};
|
||||||
|
|
||||||
chosen {
|
chosen {
|
||||||
bootargs = "earlyprintk";
|
bootargs = "earlyprintk";
|
||||||
stdout-path = "serial1:115200n8";
|
stdout-path = "serial0:115200n8";
|
||||||
};
|
};
|
||||||
|
|
||||||
memory {
|
memory {
|
||||||
@ -31,6 +36,30 @@
|
|||||||
reg = <0x0 0x40000000>; /* 1GB */
|
reg = <0x0 0x40000000>; /* 1GB */
|
||||||
};
|
};
|
||||||
|
|
||||||
|
a10leds {
|
||||||
|
compatible = "gpio-leds";
|
||||||
|
|
||||||
|
a10sr_led0 {
|
||||||
|
label = "a10sr-led0";
|
||||||
|
gpios = <&a10sr_gpio 0 1>;
|
||||||
|
};
|
||||||
|
|
||||||
|
a10sr_led1 {
|
||||||
|
label = "a10sr-led1";
|
||||||
|
gpios = <&a10sr_gpio 1 1>;
|
||||||
|
};
|
||||||
|
|
||||||
|
a10sr_led2 {
|
||||||
|
label = "a10sr-led2";
|
||||||
|
gpios = <&a10sr_gpio 2 1>;
|
||||||
|
};
|
||||||
|
|
||||||
|
a10sr_led3 {
|
||||||
|
label = "a10sr-led3";
|
||||||
|
gpios = <&a10sr_gpio 3 1>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
soc {
|
soc {
|
||||||
clkmgr@ffd04000 {
|
clkmgr@ffd04000 {
|
||||||
clocks {
|
clocks {
|
||||||
@ -70,6 +99,31 @@
|
|||||||
status = "okay";
|
status = "okay";
|
||||||
};
|
};
|
||||||
|
|
||||||
|
&gpio1 {
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
&spi1 {
|
||||||
|
status = "okay";
|
||||||
|
|
||||||
|
resource-manager@0 {
|
||||||
|
compatible = "altr,a10sr";
|
||||||
|
reg = <0>;
|
||||||
|
spi-max-frequency = <100000>;
|
||||||
|
/* low-level active IRQ at GPIO1_5 */
|
||||||
|
interrupt-parent = <&portb>;
|
||||||
|
interrupts = <5 IRQ_TYPE_LEVEL_LOW>;
|
||||||
|
interrupt-controller;
|
||||||
|
#interrupt-cells = <2>;
|
||||||
|
|
||||||
|
a10sr_gpio: gpio-controller {
|
||||||
|
compatible = "altr,a10sr-gpio";
|
||||||
|
gpio-controller;
|
||||||
|
#gpio-cells = <2>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
&i2c1 {
|
&i2c1 {
|
||||||
speed-mode = <0>;
|
speed-mode = <0>;
|
||||||
status = "okay";
|
status = "okay";
|
||||||
@ -91,6 +145,11 @@
|
|||||||
compatible = "dallas,ds1339";
|
compatible = "dallas,ds1339";
|
||||||
reg = <0x68>;
|
reg = <0x68>;
|
||||||
};
|
};
|
||||||
|
|
||||||
|
ltc@5c {
|
||||||
|
compatible = "ltc2977";
|
||||||
|
reg = <0x5c>;
|
||||||
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
&uart1 {
|
&uart1 {
|
||||||
@ -100,3 +159,7 @@
|
|||||||
&usb0 {
|
&usb0 {
|
||||||
status = "okay";
|
status = "okay";
|
||||||
};
|
};
|
||||||
|
|
||||||
|
&watchdog1 {
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
@ -25,3 +25,15 @@
|
|||||||
broken-cd;
|
broken-cd;
|
||||||
bus-width = <4>;
|
bus-width = <4>;
|
||||||
};
|
};
|
||||||
|
|
||||||
|
&eccmgr {
|
||||||
|
sdmmca-ecc@ff8c2c00 {
|
||||||
|
compatible = "altr,socfpga-sdmmc-ecc";
|
||||||
|
reg = <0xff8c2c00 0x400>;
|
||||||
|
altr,ecc-parent = <&mmc>;
|
||||||
|
interrupts = <15 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<47 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<16 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<48 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
Loading…
Reference in New Issue
Block a user