arm64/rockchip: add RK3399 support
Add CRU (Clock and Reset Unit) driver for RK3399. Add support in rk_pinctrl driver. Submitted by: Greg V <greg@unrelenting.technology> (Original version) Differential Revision: https://reviews.freebsd.org/D16732 MFC after: 1 month
This commit is contained in:
manu
parent
61544c68b3
commit
eb7da2ff3a
@ -108,6 +108,7 @@ options SOC_CAVM_THUNDERX
|
||||
options SOC_HISI_HI6220
|
||||
options SOC_BRCM_BCM2837
|
||||
options SOC_ROCKCHIP_RK3328
|
||||
options SOC_ROCKCHIP_RK3399
|
||||
options SOC_XILINX_ZYNQ
|
||||
|
||||
# Timer drivers
|
||||
|
||||
1535
sys/arm64/rockchip/clk/rk3399_cru.c
Normal file
1535
sys/arm64/rockchip/clk/rk3399_cru.c
Normal file
File diff suppressed because it is too large
Load Diff
866
sys/arm64/rockchip/clk/rk3399_pmucru.c
Normal file
866
sys/arm64/rockchip/clk/rk3399_pmucru.c
Normal file
@ -0,0 +1,866 @@
|
||||
/*-
|
||||
* SPDX-License-Identifier: BSD-2-Clause-FreeBSD
|
||||
*
|
||||
* Copyright (c) 2018 Emmanuel Vadot <manu@freebsd.org>
|
||||
* Copyright (c) 2018 Greg V <greg@unrelenting.technology>
|
||||
*
|
||||
* Redistribution and use in source and binary forms, with or without
|
||||
* modification, are permitted provided that the following conditions
|
||||
* are met:
|
||||
* 1. Redistributions of source code must retain the above copyright
|
||||
* notice, this list of conditions and the following disclaimer.
|
||||
* 2. Redistributions in binary form must reproduce the above copyright
|
||||
* notice, this list of conditions and the following disclaimer in the
|
||||
* documentation and/or other materials provided with the distribution.
|
||||
*
|
||||
* THIS SOFTWARE IS PROVIDED BY THE AUTHOR ``AS IS'' AND ANY EXPRESS OR
|
||||
* IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
|
||||
* OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
|
||||
* IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
|
||||
* INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING,
|
||||
* BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
|
||||
* LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
|
||||
* AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
|
||||
* OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
|
||||
* OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
|
||||
* SUCH DAMAGE.
|
||||
*
|
||||
* $FreeBSD$
|
||||
*/
|
||||
|
||||
#include <sys/cdefs.h>
|
||||
__FBSDID("$FreeBSD$");
|
||||
|
||||
#include <sys/param.h>
|
||||
#include <sys/systm.h>
|
||||
#include <sys/bus.h>
|
||||
#include <sys/rman.h>
|
||||
#include <sys/kernel.h>
|
||||
#include <sys/module.h>
|
||||
#include <machine/bus.h>
|
||||
|
||||
#include <dev/fdt/simplebus.h>
|
||||
|
||||
#include <dev/ofw/ofw_bus.h>
|
||||
#include <dev/ofw/ofw_bus_subr.h>
|
||||
|
||||
#include <dev/extres/clk/clk_div.h>
|
||||
#include <dev/extres/clk/clk_fixed.h>
|
||||
#include <dev/extres/clk/clk_mux.h>
|
||||
|
||||
#include <arm64/rockchip/clk/rk_cru.h>
|
||||
|
||||
/* GATES */
|
||||
|
||||
#define PCLK_PMU 20
|
||||
#define PCLK_GPIO0_PMU 23
|
||||
#define PCLK_GPIO1_PMU 24
|
||||
#define PCLK_I2C0_PMU 27
|
||||
#define PCLK_I2C4_PMU 28
|
||||
#define PCLK_I2C8_PMU 29
|
||||
|
||||
static struct rk_cru_gate rk3399_pmu_gates[] = {
|
||||
/* PMUCRU_CLKGATE_CON1 */
|
||||
CRU_GATE(PCLK_PMU, "pclk_pmu", "pclk_pmu_src", 0x104, 0)
|
||||
CRU_GATE(PCLK_GPIO0_PMU, "pclk_gpio0_pmu", "pclk_pmu_src", 0x104, 3)
|
||||
CRU_GATE(PCLK_GPIO1_PMU, "pclk_gpio1_pmu", "pclk_pmu_src", 0x104, 4)
|
||||
CRU_GATE(PCLK_I2C0_PMU, "pclk_i2c0_pmu", "pclk_pmu_src", 0x104, 7)
|
||||
CRU_GATE(PCLK_I2C4_PMU, "pclk_i2c4_pmu", "pclk_pmu_src", 0x104, 8)
|
||||
CRU_GATE(PCLK_I2C8_PMU, "pclk_i2c8_pmu", "pclk_pmu_src", 0x104, 9)
|
||||
};
|
||||
|
||||
|
||||
/*
|
||||
* PLLs
|
||||
*/
|
||||
|
||||
#define PLL_PPLL 1
|
||||
|
||||
static struct rk_clk_pll_rate rk3399_pll_rates[] = {
|
||||
{
|
||||
.freq = 2208000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 92,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 2184000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 91,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 2160000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 90,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 2136000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 89,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 2112000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 88,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 2088000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 87,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 2064000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 86,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 2040000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 85,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 2016000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 84,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1992000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 83,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1968000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 82,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1944000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 81,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1920000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 80,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1896000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 79,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1872000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 78,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1848000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 77,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1824000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 76,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1800000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 75,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1776000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 74,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1752000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 73,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1728000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 72,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1704000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 71,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1680000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 70,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1656000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 69,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1632000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 68,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1608000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 67,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1600000000,
|
||||
.refdiv = 3,
|
||||
.fbdiv = 200,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1584000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 66,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1560000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 65,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1536000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 64,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1512000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 63,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1488000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 62,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1464000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 61,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1440000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 60,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1416000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 59,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1392000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 58,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1368000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 57,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1344000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 56,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1320000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 55,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1296000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 54,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1272000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 53,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1248000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 52,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1200000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 50,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1188000000,
|
||||
.refdiv = 2,
|
||||
.fbdiv = 99,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1104000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 46,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1100000000,
|
||||
.refdiv = 12,
|
||||
.fbdiv = 550,
|
||||
.postdiv1 = 1,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1008000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 84,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 1000000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 125,
|
||||
.postdiv1 = 3,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 984000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 82,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 960000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 80,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 936000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 78,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 912000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 76,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 900000000,
|
||||
.refdiv = 4,
|
||||
.fbdiv = 300,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 888000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 74,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 864000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 72,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 840000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 70,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 816000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 68,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 800000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 100,
|
||||
.postdiv1 = 3,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 700000000,
|
||||
.refdiv = 6,
|
||||
.fbdiv = 350,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 696000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 58,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 676000000,
|
||||
.refdiv = 3,
|
||||
.fbdiv = 169,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 600000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 75,
|
||||
.postdiv1 = 3,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 594000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 99,
|
||||
.postdiv1 = 4,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 533250000,
|
||||
.refdiv = 8,
|
||||
.fbdiv = 711,
|
||||
.postdiv1 = 4,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 504000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 63,
|
||||
.postdiv1 = 3,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 500000000,
|
||||
.refdiv = 6,
|
||||
.fbdiv = 250,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 1,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 408000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 68,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 2,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 312000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 52,
|
||||
.postdiv1 = 2,
|
||||
.postdiv2 = 2,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 297000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 99,
|
||||
.postdiv1 = 4,
|
||||
.postdiv2 = 2,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 216000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 72,
|
||||
.postdiv1 = 4,
|
||||
.postdiv2 = 2,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 148500000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 99,
|
||||
.postdiv1 = 4,
|
||||
.postdiv2 = 4,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 106500000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 71,
|
||||
.postdiv1 = 4,
|
||||
.postdiv2 = 4,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 96000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 64,
|
||||
.postdiv1 = 4,
|
||||
.postdiv2 = 4,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 74250000,
|
||||
.refdiv = 2,
|
||||
.fbdiv = 99,
|
||||
.postdiv1 = 4,
|
||||
.postdiv2 = 4,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 65000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 65,
|
||||
.postdiv1 = 6,
|
||||
.postdiv2 = 4,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 54000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 54,
|
||||
.postdiv1 = 6,
|
||||
.postdiv2 = 4,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{
|
||||
.freq = 27000000,
|
||||
.refdiv = 1,
|
||||
.fbdiv = 27,
|
||||
.postdiv1 = 6,
|
||||
.postdiv2 = 4,
|
||||
.dsmpd = 1,
|
||||
},
|
||||
{},
|
||||
};
|
||||
|
||||
static const char *pll_parents[] = {"xin24m"};
|
||||
|
||||
static struct rk_clk_pll_def ppll = {
|
||||
.clkdef = {
|
||||
.id = PLL_PPLL,
|
||||
.name = "ppll",
|
||||
.parent_names = pll_parents,
|
||||
.parent_cnt = nitems(pll_parents),
|
||||
},
|
||||
.base_offset = 0x00,
|
||||
|
||||
.rates = rk3399_pll_rates,
|
||||
};
|
||||
|
||||
static const char *pmu_parents[] = {"ppll"};
|
||||
|
||||
#define PCLK_PMU_SRC 19
|
||||
|
||||
static struct rk_clk_composite_def pclk_pmu_src = {
|
||||
.clkdef = {
|
||||
.id = PCLK_PMU_SRC,
|
||||
.name = "pclk_pmu_src",
|
||||
.parent_names = pmu_parents,
|
||||
.parent_cnt = nitems(pmu_parents),
|
||||
},
|
||||
/* PMUCRU_CLKSEL_CON0 */
|
||||
.muxdiv_offset = 0x80,
|
||||
|
||||
.div_shift = 0,
|
||||
.div_width = 5,
|
||||
};
|
||||
|
||||
|
||||
#define SCLK_I2C0_PMU 9
|
||||
#define SCLK_I2C4_PMU 10
|
||||
#define SCLK_I2C8_PMU 11
|
||||
|
||||
static struct rk_clk_composite_def i2c0 = {
|
||||
.clkdef = {
|
||||
.id = SCLK_I2C0_PMU,
|
||||
.name = "clk_i2c0_pmu",
|
||||
.parent_names = pmu_parents,
|
||||
.parent_cnt = nitems(pmu_parents),
|
||||
},
|
||||
/* PMUCRU_CLKSEL_CON2 */
|
||||
.muxdiv_offset = 0x88,
|
||||
|
||||
.div_shift = 0,
|
||||
.div_width = 7,
|
||||
|
||||
/* PMUCRU_CLKGATE_CON0 */
|
||||
.gate_offset = 0x100,
|
||||
.gate_shift = 9,
|
||||
|
||||
.flags = RK_CLK_COMPOSITE_HAVE_GATE,
|
||||
};
|
||||
|
||||
static struct rk_clk_composite_def i2c8 = {
|
||||
.clkdef = {
|
||||
.id = SCLK_I2C8_PMU,
|
||||
.name = "clk_i2c8_pmu",
|
||||
.parent_names = pmu_parents,
|
||||
.parent_cnt = nitems(pmu_parents),
|
||||
},
|
||||
/* PMUCRU_CLKSEL_CON2 */
|
||||
.muxdiv_offset = 0x88,
|
||||
|
||||
.div_shift = 8,
|
||||
.div_width = 7,
|
||||
|
||||
/* PMUCRU_CLKGATE_CON0 */
|
||||
.gate_offset = 0x100,
|
||||
.gate_shift = 11,
|
||||
|
||||
.flags = RK_CLK_COMPOSITE_HAVE_GATE,
|
||||
};
|
||||
|
||||
static struct rk_clk_composite_def i2c4 = {
|
||||
.clkdef = {
|
||||
.id = SCLK_I2C4_PMU,
|
||||
.name = "clk_i2c4_pmu",
|
||||
.parent_names = pmu_parents,
|
||||
.parent_cnt = nitems(pmu_parents),
|
||||
},
|
||||
/* PMUCRU_CLKSEL_CON3 */
|
||||
.muxdiv_offset = 0x8c,
|
||||
|
||||
.div_shift = 0,
|
||||
.div_width = 7,
|
||||
|
||||
/* PMUCRU_CLKGATE_CON0 */
|
||||
.gate_offset = 0x100,
|
||||
.gate_shift = 10,
|
||||
|
||||
.flags = RK_CLK_COMPOSITE_HAVE_GATE,
|
||||
};
|
||||
|
||||
static struct rk_clk rk3399_pmu_clks[] = {
|
||||
{
|
||||
.type = RK3399_CLK_PLL,
|
||||
.clk.pll = &ppll
|
||||
},
|
||||
|
||||
{
|
||||
.type = RK_CLK_COMPOSITE,
|
||||
.clk.composite = &pclk_pmu_src
|
||||
},
|
||||
{
|
||||
.type = RK_CLK_COMPOSITE,
|
||||
.clk.composite = &i2c0
|
||||
},
|
||||
{
|
||||
.type = RK_CLK_COMPOSITE,
|
||||
.clk.composite = &i2c4
|
||||
},
|
||||
{
|
||||
.type = RK_CLK_COMPOSITE,
|
||||
.clk.composite = &i2c8
|
||||
},
|
||||
};
|
||||
|
||||
static int
|
||||
rk3399_pmucru_probe(device_t dev)
|
||||
{
|
||||
|
||||
if (!ofw_bus_status_okay(dev))
|
||||
return (ENXIO);
|
||||
|
||||
if (ofw_bus_is_compatible(dev, "rockchip,rk3399-pmucru")) {
|
||||
device_set_desc(dev, "Rockchip RK3399 PMU Clock and Reset Unit");
|
||||
return (BUS_PROBE_DEFAULT);
|
||||
}
|
||||
|
||||
return (ENXIO);
|
||||
}
|
||||
|
||||
static int
|
||||
rk3399_pmucru_attach(device_t dev)
|
||||
{
|
||||
struct rk_cru_softc *sc;
|
||||
|
||||
sc = device_get_softc(dev);
|
||||
sc->dev = dev;
|
||||
|
||||
sc->gates = rk3399_pmu_gates;
|
||||
sc->ngates = nitems(rk3399_pmu_gates);
|
||||
|
||||
sc->clks = rk3399_pmu_clks;
|
||||
sc->nclks = nitems(rk3399_pmu_clks);
|
||||
|
||||
return (rk_cru_attach(dev));
|
||||
}
|
||||
|
||||
static device_method_t rk3399_pmucru_methods[] = {
|
||||
/* Device interface */
|
||||
DEVMETHOD(device_probe, rk3399_pmucru_probe),
|
||||
DEVMETHOD(device_attach, rk3399_pmucru_attach),
|
||||
|
||||
DEVMETHOD_END
|
||||
};
|
||||
|
||||
static devclass_t rk3399_pmucru_devclass;
|
||||
|
||||
DEFINE_CLASS_1(rk3399_pmucru, rk3399_pmucru_driver, rk3399_pmucru_methods,
|
||||
sizeof(struct rk_cru_softc), rk_cru_driver);
|
||||
|
||||
EARLY_DRIVER_MODULE(rk3399_pmucru, simplebus, rk3399_pmucru_driver,
|
||||
rk3399_pmucru_devclass, 0, 0, BUS_PASS_BUS + BUS_PASS_ORDER_MIDDLE);
|
||||
@ -80,8 +80,31 @@ rk3328_set_delays(struct syscon *grf, phandle_t node)
|
||||
rx = ((rx & RK3328_GRF_MAC_CON0_TX_MASK) <<
|
||||
RK3328_GRF_MAC_CON0_RX_SHIFT);
|
||||
|
||||
/* Disable delays as values conflict between DTS */
|
||||
/* SYSCON_WRITE_4(grf, RK3328_GRF_MAC_CON0, tx | rx | 0xFFFF0000); */
|
||||
SYSCON_WRITE_4(grf, RK3328_GRF_MAC_CON0, tx | rx | 0xFFFF0000);
|
||||
}
|
||||
|
||||
#define RK3399_GRF_SOC_CON6 0xc218
|
||||
#define RK3399_GRF_SOC_CON6_TX_MASK 0x7F
|
||||
#define RK3399_GRF_SOC_CON6_TX_SHIFT 0
|
||||
#define RK3399_GRF_SOC_CON6_RX_MASK 0x7F
|
||||
#define RK3399_GRF_SOC_CON6_RX_SHIFT 8
|
||||
|
||||
static void
|
||||
rk3399_set_delays(struct syscon *grf, phandle_t node)
|
||||
{
|
||||
uint32_t tx, rx;
|
||||
|
||||
if (OF_getencprop(node, "tx_delay", &tx, sizeof(tx)) <= 0)
|
||||
tx = 0x30;
|
||||
if (OF_getencprop(node, "rx_delay", &rx, sizeof(rx)) <= 0)
|
||||
rx = 0x10;
|
||||
|
||||
tx = ((tx & RK3399_GRF_SOC_CON6_TX_MASK) <<
|
||||
RK3399_GRF_SOC_CON6_TX_SHIFT);
|
||||
rx = ((rx & RK3399_GRF_SOC_CON6_TX_MASK) <<
|
||||
RK3399_GRF_SOC_CON6_RX_SHIFT);
|
||||
|
||||
SYSCON_WRITE_4(grf, RK3399_GRF_SOC_CON6, tx | rx | 0xFFFF0000);
|
||||
}
|
||||
|
||||
static int
|
||||
@ -90,7 +113,8 @@ if_dwc_rk_probe(device_t dev)
|
||||
|
||||
if (!ofw_bus_status_okay(dev))
|
||||
return (ENXIO);
|
||||
if (!ofw_bus_is_compatible(dev, "rockchip,rk3328-gmac"))
|
||||
if (!(ofw_bus_is_compatible(dev, "rockchip,rk3328-gmac") ||
|
||||
ofw_bus_is_compatible(dev, "rockchip,rk3399-gmac")))
|
||||
return (ENXIO);
|
||||
device_set_desc(dev, "Rockchip Gigabit Ethernet Controller");
|
||||
|
||||
@ -111,7 +135,12 @@ if_dwc_rk_init(device_t dev)
|
||||
return (ENXIO);
|
||||
}
|
||||
|
||||
rk3328_set_delays(grf, node);
|
||||
#ifdef notyet
|
||||
if (ofw_bus_is_compatible(dev, "rockchip,rk3399-gmac"))
|
||||
rk3399_set_delays(grf, node);
|
||||
else if (ofw_bus_is_compatible(dev, "rockchip,rk3328-gmac"))
|
||||
rk3328_set_delays(grf, node);
|
||||
#endif
|
||||
|
||||
/* Mode should be set according to dtb property */
|
||||
|
||||
|
||||
@ -49,6 +49,10 @@ __FBSDID("$FreeBSD$");
|
||||
static struct ofw_compat_data compat_data[] = {
|
||||
#ifdef SOC_ROCKCHIP_RK3328
|
||||
{"rockchip,rk3328-grf", 1},
|
||||
#endif
|
||||
#ifdef SOC_ROCKCHIP_RK3399
|
||||
{"rockchip,rk3399-grf", 1},
|
||||
{"rockchip,rk3399-pmugrf", 1},
|
||||
#endif
|
||||
{NULL, 0}
|
||||
};
|
||||
|
||||
@ -58,6 +58,9 @@ __FBSDID("$FreeBSD$");
|
||||
#include "opt_soc.h"
|
||||
|
||||
struct rk_pinctrl_pin_drive {
|
||||
uint32_t bank;
|
||||
uint32_t subbank;
|
||||
uint32_t offset;
|
||||
uint32_t value;
|
||||
uint32_t ma;
|
||||
};
|
||||
@ -78,6 +81,8 @@ struct rk_pinctrl_pin_fixup {
|
||||
uint32_t mask;
|
||||
};
|
||||
|
||||
struct rk_pinctrl_softc;
|
||||
|
||||
struct rk_pinctrl_conf {
|
||||
struct rk_pinctrl_bank *iomux_conf;
|
||||
uint32_t iomux_nbanks;
|
||||
@ -85,14 +90,15 @@ struct rk_pinctrl_conf {
|
||||
uint32_t npin_fixup;
|
||||
struct rk_pinctrl_pin_drive *pin_drive;
|
||||
uint32_t npin_drive;
|
||||
uint32_t pd_offset;
|
||||
uint32_t drive_offset;
|
||||
uint32_t (*get_pd_offset)(struct rk_pinctrl_softc *, uint32_t);
|
||||
struct syscon *(*get_syscon)(struct rk_pinctrl_softc *, uint32_t);
|
||||
};
|
||||
|
||||
struct rk_pinctrl_softc {
|
||||
struct simplebus_softc simplebus_sc;
|
||||
device_t dev;
|
||||
struct syscon *grf;
|
||||
struct syscon *pmu;
|
||||
struct rk_pinctrl_conf *conf;
|
||||
};
|
||||
|
||||
@ -219,25 +225,109 @@ static struct rk_pinctrl_pin_fixup rk3328_pin_fixup[] = {
|
||||
},
|
||||
};
|
||||
|
||||
#define RK_PINDRIVE(_bank, _subbank, _offset, _value, _ma) \
|
||||
{ \
|
||||
.bank = _bank, \
|
||||
.subbank = _subbank, \
|
||||
.offset = _offset, \
|
||||
.value = _value, \
|
||||
.ma = _ma, \
|
||||
},
|
||||
|
||||
static struct rk_pinctrl_pin_drive rk3328_pin_drive[] = {
|
||||
{
|
||||
.value = 0,
|
||||
.ma = 2,
|
||||
},
|
||||
{
|
||||
.value = 1,
|
||||
.ma = 4,
|
||||
},
|
||||
{
|
||||
.value = 2,
|
||||
.ma = 8,
|
||||
},
|
||||
{
|
||||
.value = 3,
|
||||
.ma = 12,
|
||||
},
|
||||
RK_PINDRIVE(0, 0, 0x200, 0, 2)
|
||||
RK_PINDRIVE(0, 0, 0x200, 1, 4)
|
||||
RK_PINDRIVE(0, 0, 0x200, 2, 8)
|
||||
RK_PINDRIVE(0, 0, 0x200, 3, 12)
|
||||
|
||||
RK_PINDRIVE(0, 1, 0x204, 0, 2)
|
||||
RK_PINDRIVE(0, 1, 0x204, 1, 4)
|
||||
RK_PINDRIVE(0, 1, 0x204, 2, 8)
|
||||
RK_PINDRIVE(0, 1, 0x204, 3, 12)
|
||||
|
||||
RK_PINDRIVE(0, 2, 0x208, 0, 2)
|
||||
RK_PINDRIVE(0, 2, 0x208, 1, 4)
|
||||
RK_PINDRIVE(0, 2, 0x208, 2, 8)
|
||||
RK_PINDRIVE(0, 2, 0x208, 3, 12)
|
||||
|
||||
RK_PINDRIVE(0, 3, 0x20C, 0, 2)
|
||||
RK_PINDRIVE(0, 3, 0x20C, 1, 4)
|
||||
RK_PINDRIVE(0, 3, 0x20C, 2, 8)
|
||||
RK_PINDRIVE(0, 3, 0x20C, 3, 12)
|
||||
|
||||
RK_PINDRIVE(1, 0, 0x210, 0, 2)
|
||||
RK_PINDRIVE(1, 0, 0x210, 1, 4)
|
||||
RK_PINDRIVE(1, 0, 0x210, 2, 8)
|
||||
RK_PINDRIVE(1, 0, 0x210, 3, 12)
|
||||
|
||||
RK_PINDRIVE(1, 1, 0x214, 0, 2)
|
||||
RK_PINDRIVE(1, 1, 0x214, 1, 4)
|
||||
RK_PINDRIVE(1, 1, 0x214, 2, 8)
|
||||
RK_PINDRIVE(1, 1, 0x214, 3, 12)
|
||||
|
||||
RK_PINDRIVE(1, 2, 0x218, 0, 2)
|
||||
RK_PINDRIVE(1, 2, 0x218, 1, 4)
|
||||
RK_PINDRIVE(1, 2, 0x218, 2, 8)
|
||||
RK_PINDRIVE(1, 2, 0x218, 3, 12)
|
||||
|
||||
RK_PINDRIVE(1, 3, 0x21C, 0, 2)
|
||||
RK_PINDRIVE(1, 3, 0x21C, 1, 4)
|
||||
RK_PINDRIVE(1, 3, 0x21C, 2, 8)
|
||||
RK_PINDRIVE(1, 3, 0x21C, 3, 12)
|
||||
|
||||
RK_PINDRIVE(2, 0, 0x220, 0, 2)
|
||||
RK_PINDRIVE(2, 0, 0x220, 1, 4)
|
||||
RK_PINDRIVE(2, 0, 0x220, 2, 8)
|
||||
RK_PINDRIVE(2, 0, 0x220, 3, 12)
|
||||
|
||||
RK_PINDRIVE(2, 1, 0x224, 0, 2)
|
||||
RK_PINDRIVE(2, 1, 0x224, 1, 4)
|
||||
RK_PINDRIVE(2, 1, 0x224, 2, 8)
|
||||
RK_PINDRIVE(2, 1, 0x224, 3, 12)
|
||||
|
||||
RK_PINDRIVE(2, 2, 0x228, 0, 2)
|
||||
RK_PINDRIVE(2, 2, 0x228, 1, 4)
|
||||
RK_PINDRIVE(2, 2, 0x228, 2, 8)
|
||||
RK_PINDRIVE(2, 2, 0x228, 3, 12)
|
||||
|
||||
RK_PINDRIVE(2, 3, 0x22C, 0, 2)
|
||||
RK_PINDRIVE(2, 3, 0x22C, 1, 4)
|
||||
RK_PINDRIVE(2, 3, 0x22C, 2, 8)
|
||||
RK_PINDRIVE(2, 3, 0x22C, 3, 12)
|
||||
|
||||
RK_PINDRIVE(3, 0, 0x230, 0, 2)
|
||||
RK_PINDRIVE(3, 0, 0x230, 1, 4)
|
||||
RK_PINDRIVE(3, 0, 0x230, 2, 8)
|
||||
RK_PINDRIVE(3, 0, 0x230, 3, 12)
|
||||
|
||||
RK_PINDRIVE(3, 1, 0x234, 0, 2)
|
||||
RK_PINDRIVE(3, 1, 0x234, 1, 4)
|
||||
RK_PINDRIVE(3, 1, 0x234, 2, 8)
|
||||
RK_PINDRIVE(3, 1, 0x234, 3, 12)
|
||||
|
||||
RK_PINDRIVE(3, 2, 0x238, 0, 2)
|
||||
RK_PINDRIVE(3, 2, 0x238, 1, 4)
|
||||
RK_PINDRIVE(3, 2, 0x238, 2, 8)
|
||||
RK_PINDRIVE(3, 2, 0x238, 3, 12)
|
||||
|
||||
RK_PINDRIVE(3, 3, 0x23C, 0, 2)
|
||||
RK_PINDRIVE(3, 3, 0x23C, 1, 4)
|
||||
RK_PINDRIVE(3, 3, 0x23C, 2, 8)
|
||||
RK_PINDRIVE(3, 3, 0x23C, 3, 12)
|
||||
};
|
||||
|
||||
static uint32_t
|
||||
rk3328_get_pd_offset(struct rk_pinctrl_softc *sc, uint32_t bank)
|
||||
{
|
||||
return (0x100);
|
||||
}
|
||||
|
||||
static struct syscon *
|
||||
rk3328_get_syscon(struct rk_pinctrl_softc *sc, uint32_t bank)
|
||||
{
|
||||
return (sc->grf);
|
||||
}
|
||||
|
||||
struct rk_pinctrl_conf rk3328_conf = {
|
||||
.iomux_conf = rk3328_iomux_bank,
|
||||
.iomux_nbanks = nitems(rk3328_iomux_bank),
|
||||
@ -245,13 +335,208 @@ struct rk_pinctrl_conf rk3328_conf = {
|
||||
.npin_fixup = nitems(rk3328_pin_fixup),
|
||||
.pin_drive = rk3328_pin_drive,
|
||||
.npin_drive = nitems(rk3328_pin_drive),
|
||||
.pd_offset = 0x100,
|
||||
.drive_offset = 0x200,
|
||||
.get_pd_offset = rk3328_get_pd_offset,
|
||||
.get_syscon = rk3328_get_syscon,
|
||||
};
|
||||
|
||||
static struct rk_pinctrl_bank rk3399_iomux_bank[] = {
|
||||
{
|
||||
.bank_num = 0,
|
||||
.subbank_num = 0,
|
||||
.offset = 0x00,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 0,
|
||||
.subbank_num = 1,
|
||||
.offset = 0x04,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 0,
|
||||
.subbank_num = 2,
|
||||
.offset = 0x08,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 0,
|
||||
.subbank_num = 3,
|
||||
.offset = 0x0c,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 1,
|
||||
.subbank_num = 0,
|
||||
.offset = 0x10,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 1,
|
||||
.subbank_num = 1,
|
||||
.offset = 0x14,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 1,
|
||||
.subbank_num = 2,
|
||||
.offset = 0x18,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 1,
|
||||
.subbank_num = 3,
|
||||
.offset = 0x1c,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 2,
|
||||
.subbank_num = 0,
|
||||
.offset = 0xe000,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 2,
|
||||
.subbank_num = 1,
|
||||
.offset = 0xe004,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 2,
|
||||
.subbank_num = 2,
|
||||
.offset = 0xe008,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 2,
|
||||
.subbank_num = 3,
|
||||
.offset = 0xe00c,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 3,
|
||||
.subbank_num = 0,
|
||||
.offset = 0xe010,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 3,
|
||||
.subbank_num = 1,
|
||||
.offset = 0xe014,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 3,
|
||||
.subbank_num = 2,
|
||||
.offset = 0xe018,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 3,
|
||||
.subbank_num = 3,
|
||||
.offset = 0xe01c,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 4,
|
||||
.subbank_num = 0,
|
||||
.offset = 0xe020,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 4,
|
||||
.subbank_num = 1,
|
||||
.offset = 0xe024,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 4,
|
||||
.subbank_num = 2,
|
||||
.offset = 0xe028,
|
||||
.nbits = 2,
|
||||
},
|
||||
{
|
||||
.bank_num = 4,
|
||||
.subbank_num = 3,
|
||||
.offset = 0xe02c,
|
||||
.nbits = 2,
|
||||
},
|
||||
};
|
||||
|
||||
static struct rk_pinctrl_pin_fixup rk3399_pin_fixup[] = {};
|
||||
|
||||
static struct rk_pinctrl_pin_drive rk3399_pin_drive[] = {
|
||||
/* GPIO0A */
|
||||
RK_PINDRIVE(0, 0, 0x80, 0, 5)
|
||||
RK_PINDRIVE(0, 0, 0x80, 1, 10)
|
||||
RK_PINDRIVE(0, 0, 0x80, 2, 15)
|
||||
RK_PINDRIVE(0, 0, 0x80, 3, 20)
|
||||
|
||||
/* GPIOB */
|
||||
RK_PINDRIVE(0, 1, 0x88, 0, 5)
|
||||
RK_PINDRIVE(0, 1, 0x88, 1, 10)
|
||||
RK_PINDRIVE(0, 1, 0x88, 2, 15)
|
||||
RK_PINDRIVE(0, 1, 0x88, 3, 20)
|
||||
|
||||
/* GPIO1A */
|
||||
RK_PINDRIVE(1, 0, 0xA0, 0, 3)
|
||||
RK_PINDRIVE(1, 0, 0xA0, 1, 6)
|
||||
RK_PINDRIVE(1, 0, 0xA0, 2, 9)
|
||||
RK_PINDRIVE(1, 0, 0xA0, 3, 12)
|
||||
|
||||
/* GPIO1B */
|
||||
RK_PINDRIVE(1, 1, 0xA8, 0, 3)
|
||||
RK_PINDRIVE(1, 1, 0xA8, 1, 6)
|
||||
RK_PINDRIVE(1, 1, 0xA8, 2, 9)
|
||||
RK_PINDRIVE(1, 1, 0xA8, 3, 12)
|
||||
|
||||
/* GPIO1C */
|
||||
RK_PINDRIVE(1, 2, 0xB0, 0, 3)
|
||||
RK_PINDRIVE(1, 2, 0xB0, 1, 6)
|
||||
RK_PINDRIVE(1, 2, 0xB0, 2, 9)
|
||||
RK_PINDRIVE(1, 2, 0xB0, 3, 12)
|
||||
|
||||
/* GPIO1D */
|
||||
RK_PINDRIVE(1, 3, 0xB8, 0, 3)
|
||||
RK_PINDRIVE(1, 3, 0xB8, 1, 6)
|
||||
RK_PINDRIVE(1, 3, 0xB8, 2, 9)
|
||||
RK_PINDRIVE(1, 3, 0xB8, 3, 12)
|
||||
};
|
||||
|
||||
static uint32_t
|
||||
rk3399_get_pd_offset(struct rk_pinctrl_softc *sc, uint32_t bank)
|
||||
{
|
||||
if (bank < 2)
|
||||
return (0x40);
|
||||
|
||||
return (0xe040);
|
||||
}
|
||||
|
||||
static struct syscon *
|
||||
rk3399_get_syscon(struct rk_pinctrl_softc *sc, uint32_t bank)
|
||||
{
|
||||
if (bank < 2)
|
||||
return (sc->pmu);
|
||||
|
||||
return (sc->grf);
|
||||
}
|
||||
|
||||
struct rk_pinctrl_conf rk3399_conf = {
|
||||
.iomux_conf = rk3399_iomux_bank,
|
||||
.iomux_nbanks = nitems(rk3399_iomux_bank),
|
||||
.pin_fixup = rk3399_pin_fixup,
|
||||
.npin_fixup = nitems(rk3399_pin_fixup),
|
||||
.pin_drive = rk3399_pin_drive,
|
||||
.npin_drive = nitems(rk3399_pin_drive),
|
||||
.get_pd_offset = rk3399_get_pd_offset,
|
||||
.get_syscon = rk3399_get_syscon,
|
||||
};
|
||||
|
||||
static struct ofw_compat_data compat_data[] = {
|
||||
#ifdef SOC_ROCKCHIP_RK3328
|
||||
{"rockchip,rk3328-pinctrl", (uintptr_t)&rk3328_conf},
|
||||
#endif
|
||||
#ifdef SOC_ROCKCHIP_RK3399
|
||||
{"rockchip,rk3399-pinctrl", (uintptr_t)&rk3399_conf},
|
||||
#endif
|
||||
{NULL, 0}
|
||||
};
|
||||
@ -270,7 +555,7 @@ rk_pinctrl_parse_bias(phandle_t node)
|
||||
}
|
||||
|
||||
static int rk_pinctrl_parse_drive(struct rk_pinctrl_softc *sc, phandle_t node,
|
||||
uint32_t *drive)
|
||||
uint32_t bank, uint32_t subbank, uint32_t *drive, uint32_t *offset)
|
||||
{
|
||||
uint32_t value;
|
||||
int i;
|
||||
@ -280,11 +565,15 @@ static int rk_pinctrl_parse_drive(struct rk_pinctrl_softc *sc, phandle_t node,
|
||||
return (-1);
|
||||
|
||||
/* Map to the correct drive value */
|
||||
for (i = 0; i < sc->conf->npin_drive; i++)
|
||||
for (i = 0; i < sc->conf->npin_drive; i++) {
|
||||
if (sc->conf->pin_drive[i].bank != bank &&
|
||||
sc->conf->pin_drive[i].subbank != subbank)
|
||||
continue;
|
||||
if (sc->conf->pin_drive[i].ma == value) {
|
||||
*drive = sc->conf->pin_drive[i].value;
|
||||
return (0);
|
||||
}
|
||||
}
|
||||
|
||||
return (-1);
|
||||
}
|
||||
@ -310,6 +599,7 @@ static void
|
||||
rk_pinctrl_configure_pin(struct rk_pinctrl_softc *sc, uint32_t *pindata)
|
||||
{
|
||||
phandle_t pin_conf;
|
||||
struct syscon *syscon;
|
||||
uint32_t bank, subbank, pin, function, bias;
|
||||
uint32_t bit, mask, reg, drive;
|
||||
int i;
|
||||
@ -331,6 +621,9 @@ rk_pinctrl_configure_pin(struct rk_pinctrl_softc *sc, uint32_t *pindata)
|
||||
return;
|
||||
}
|
||||
|
||||
/* Find syscon */
|
||||
syscon = sc->conf->get_syscon(sc, bank);
|
||||
|
||||
/* Parse pin function */
|
||||
reg = sc->conf->iomux_conf[i].offset;
|
||||
switch (sc->conf->iomux_conf[i].nbits) {
|
||||
@ -347,27 +640,24 @@ rk_pinctrl_configure_pin(struct rk_pinctrl_softc *sc, uint32_t *pindata)
|
||||
break;
|
||||
}
|
||||
rk_pinctrl_get_fixup(sc, bank, pin, ®, &mask, &bit);
|
||||
SYSCON_WRITE_4(sc->grf, reg, function << bit | mask);
|
||||
SYSCON_WRITE_4(syscon, reg, function << bit | mask);
|
||||
|
||||
/* Pull-Up/Down */
|
||||
bias = rk_pinctrl_parse_bias(pin_conf);
|
||||
if (bias >= 0) {
|
||||
reg = sc->conf->pd_offset;
|
||||
reg = sc->conf->get_pd_offset(sc, bank);
|
||||
|
||||
reg += bank * 0x10 + ((pin / 8) * 0x4);
|
||||
bit = (pin % 8) * 2;
|
||||
mask = (0x3 << bit) << 16;
|
||||
SYSCON_WRITE_4(sc->grf, reg, bias << bit | mask);
|
||||
SYSCON_WRITE_4(syscon, reg, bias << bit | mask);
|
||||
}
|
||||
|
||||
/* Drive Strength */
|
||||
if (rk_pinctrl_parse_drive(sc, pin_conf, &drive) == 0) {
|
||||
reg = sc->conf->drive_offset;
|
||||
|
||||
reg += bank * 0x10 + ((pin / 8) * 0x4);
|
||||
if (rk_pinctrl_parse_drive(sc, pin_conf, bank, subbank, &drive, ®) == 0) {
|
||||
bit = (pin % 8) * 2;
|
||||
mask = (0x3 << bit) << 16;
|
||||
SYSCON_WRITE_4(sc->grf, reg, bias << bit | mask);
|
||||
SYSCON_WRITE_4(syscon, reg, bias << bit | mask);
|
||||
}
|
||||
}
|
||||
|
||||
@ -426,6 +716,16 @@ rk_pinctrl_attach(device_t dev)
|
||||
return (ENXIO);
|
||||
}
|
||||
|
||||
// RK3399 has banks in PMU. RK3328 does not have a PMU.
|
||||
if (ofw_bus_node_is_compatible(node, "rockchip,rk3399-pinctrl")) {
|
||||
if (OF_hasprop(node, "rockchip,pmu") &&
|
||||
syscon_get_by_ofw_property(dev, node,
|
||||
"rockchip,pmu", &sc->pmu) != 0) {
|
||||
device_printf(dev, "cannot get pmu driver handle\n");
|
||||
return (ENXIO);
|
||||
}
|
||||
}
|
||||
|
||||
sc->conf = (struct rk_pinctrl_conf *)ofw_bus_search_compatible(dev,
|
||||
compat_data)->ocd_data;
|
||||
|
||||
|
||||
@ -252,18 +252,20 @@ cddl/dev/dtrace/aarch64/dtrace_asm.S optional dtrace compile-with "${DTRACE_S}
|
||||
cddl/dev/dtrace/aarch64/dtrace_subr.c optional dtrace compile-with "${DTRACE_C}"
|
||||
cddl/dev/fbt/aarch64/fbt_isa.c optional dtrace_fbt | dtraceall compile-with "${FBT_C}"
|
||||
|
||||
arm64/rockchip/rk_i2c.c optional rk_i2c fdt soc_rockchip_rk3328
|
||||
arm64/rockchip/rk_i2c.c optional rk_i2c fdt soc_rockchip_rk3328 soc_rockchip_rk3399
|
||||
arm64/rockchip/rk805.c optional rk805 fdt soc_rockchip_rk3328
|
||||
arm64/rockchip/rk_grf.c optional fdt soc_rockchip_rk3328
|
||||
arm64/rockchip/rk_pinctrl.c optional fdt soc_rockchip_rk3328
|
||||
arm64/rockchip/rk_gpio.c optional fdt soc_rockchip_rk3328
|
||||
arm64/rockchip/clk/rk_cru.c optional fdt soc_rockchip_rk3328
|
||||
arm64/rockchip/clk/rk_clk_armclk.c optional fdt soc_rockchip_rk3328
|
||||
arm64/rockchip/clk/rk_clk_composite.c optional fdt soc_rockchip_rk3328
|
||||
arm64/rockchip/clk/rk_clk_gate.c optional fdt soc_rockchip_rk3328
|
||||
arm64/rockchip/clk/rk_clk_mux.c optional fdt soc_rockchip_rk3328
|
||||
arm64/rockchip/clk/rk_clk_pll.c optional fdt soc_rockchip_rk3328
|
||||
arm64/rockchip/rk_grf.c optional fdt soc_rockchip_rk3328 soc_rockchip_rk3399
|
||||
arm64/rockchip/rk_pinctrl.c optional fdt soc_rockchip_rk3328 soc_rockchip_rk3399
|
||||
arm64/rockchip/rk_gpio.c optional fdt soc_rockchip_rk3328 soc_rockchip_rk3399
|
||||
arm64/rockchip/clk/rk_cru.c optional fdt soc_rockchip_rk3328 soc_rockchip_rk3399
|
||||
arm64/rockchip/clk/rk_clk_armclk.c optional fdt soc_rockchip_rk3328 soc_rockchip_rk3399
|
||||
arm64/rockchip/clk/rk_clk_composite.c optional fdt soc_rockchip_rk3328 soc_rockchip_rk3399
|
||||
arm64/rockchip/clk/rk_clk_gate.c optional fdt soc_rockchip_rk3328 soc_rockchip_rk3399
|
||||
arm64/rockchip/clk/rk_clk_mux.c optional fdt soc_rockchip_rk3328 soc_rockchip_rk3399
|
||||
arm64/rockchip/clk/rk_clk_pll.c optional fdt soc_rockchip_rk3328 soc_rockchip_rk3399
|
||||
arm64/rockchip/clk/rk3328_cru.c optional fdt soc_rockchip_rk3328
|
||||
arm64/rockchip/if_dwc_rk.c optional dwc_rk fdt soc_rockchip_rk3328
|
||||
arm64/rockchip/clk/rk3399_cru.c optional fdt soc_rockchip_rk3399
|
||||
arm64/rockchip/clk/rk3399_pmucru.c optional fdt soc_rockchip_rk3399
|
||||
arm64/rockchip/if_dwc_rk.c optional dwc_rk fdt soc_rockchip_rk3328 soc_rockchip_rk3399
|
||||
dev/dwc/if_dwc.c optional dwc_rk
|
||||
dev/dwc/if_dwc_if.m optional dwc_rk
|
||||
|
||||
@ -20,4 +20,5 @@ SOC_BRCM_BCM2837 opt_soc.h
|
||||
SOC_CAVM_THUNDERX opt_soc.h
|
||||
SOC_HISI_HI6220 opt_soc.h
|
||||
SOC_ROCKCHIP_RK3328 opt_soc.h
|
||||
SOC_ROCKCHIP_RK3399 opt_soc.h
|
||||
SOC_XILINX_ZYNQ opt_soc.h
|
||||
|
||||
Loading…
x
Reference in New Issue
Block a user